用4位二进制数组成的代码，可以表示1位十进制数。
加法器是常用的组合逻辑电路之一，分为半加器和全加器。计算机对所有数据的处理本质是对二进制数的处理，而人类熟悉的数据是十进制的，所以需要设计出十进制加法器。
计算机能直接识别和处理的只有二进制数，但人们在生活、学习和工作中更习惯于用十进制数，所以希望计算机可以直接处理十进制形式表示的数据。
八位并行加法器原理：
加法器是数字系统中的基本逻辑器件，减法器和硬件乘法器均可以由加法器来构成。多位加法器的构成有二种方式，一是并行进位，二是串行进位。并行进位加法器设有进位产生逻辑，运算速度较快，串行进位方式是将全加器级联构成多位加法器。
并行进位加法器通常比串行级联加法器占用更多资源，随着位数的增加，相同位数的并行加法器与串行加法器的资源占用差距会越来越大。
因此，在工程中使用加法器时，需要在速度和容量之间寻找平衡点。